## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-055059 (43)Date of publication of application: 27.02.1996

(51)Int.Ci.

GDSF 12/06

(21)Application number: 06-211744 (22)Date of filing:


12.08.1994

(71)Applicant : NIPPON STEEL CORP (72)Inventor · HIRANO TOMIHIRO

(54) ADDRESS DECODER AND COMPUTER SYSTEM USING THE DECODER (57)Abstract:

PURPOSE: To provide an address decoder and a computer system using the decoder with which a memory slot can be automatically switched from an address signal when a memory module is extended. CONSTITUTION: Signals P0 to P3 to be transmitted from a slot 200 or the like to an address decoder 12 show the presence/absence of memory module in respective slots and the capacity of the existent memory modules. These signals P are transmitted to a presence and absence/capacity deciding part 300 or the like and the presence/absence of memory modules in

the respective slots and the capacity of them are decided. This result is transmitted to a using address selecting part 32 and any signal line to be used for selecting the slot is decided from signal lines A23 to A20 of address buses. This result is transmitted to a chip select generating part 34, at this part, the memory module to be selected is decided from the output signal of the using address selecting part 23 and the address



	^*	ARI;	
20a	н	Ι	
20a	н	Τ	
201	L	I	
2Qe	L	Ţ	
	20s 20s	20s M 20s H 20s L	

signals on A23 to A20, and a correspondent chip select signal is turned to L.

### (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

FΙ

## (11)特許出職公則番号 特閣平8-55059

157月1 TO 33033 (43)公庫日 平成8年(1996) 2月27日

(51) Int.CL\* G 0 6 F 12/06 識別配号 庁内整理番号 5 1 5 C 7623-5B

12H

技術表示集所

審査請求 未請求 請求項の数3 FD (全 8 回)

(21)出職書号	特職平6-211744
(22)出版日	平成6年(1994)8月

(71)出職人 000006855 新日本製鋼株式会社

東京都千代田区大手町2丁目6番3号 (72)発明者 平野 富広 東京第五体田区十五町2丁目6番3号


東京都千代田区大手町2丁目6番3号 新 日本製鐵株式会社内 (74)代租人 弁理士 半田 昌男

#### (54) [発明の名称] アドレスデコード装置及びこれを用いたコンピュータシステム

## (57)【要約】

【目的】 メモリモジュールを増設した場合にアドレス 信号から自動的にメモリスロットの切り換えを行うアド レスデコード装置及びこれを用いたコンピュータシステ ムを提供する。

【構成】 スロット20, 参からアドレスデコータ12 へ送られる信号P: ~P. は、各スロットにメモリモジュールの有無及び存在するメモリモジュールの含蓄を示す。このP信号は有無/容器中に部30、等に送られ、各スロットにおけるメモリモジュールの有無及びそれらの容量が判定される。この結果は使用アドレス退決階32〜送られ、アドレスパス20aの信号権A23〜A2 つのうちスロットの選択に使用するものを決定する。この前某はチップセレクトを武師34〜送られ、ここで使用アドレス選択端32〜出去られ、ファドレスパリか選択に使用するものを決定する。この前某はチップセレクトを武師34〜送られ、ここで使用アドレス選択端32の出力が消災なが23〜A20上のアドレス(計りが選択するメモリモジュールを決定し、対応するチップセレクトが引を上とする。



#### 【特許請求の範囲】

【請求項1】 各メモリスロットからそのメモリスロッ トにおけるメモリの有無及び存在するメモリの記憶容量 を示すメモリ有無/容量信号を受け、それぞれのメモリ スロットにおけるメモリの有無及びその容量を判定する 有無/容量判定部と、

前記有無/容量判定部における結果に基づいて中央処理 装置より供給される複数ピットからなるアドレス信号の うち所定のアドレスピットを選択するアドレスピット選 択部と.

前記アドレスピット選択部での結果に基づいて前記アド レス信号より選択されたアドレスピットの信号からメモ リ選択信号を生成して前記各メモリスロットに供給する メモリ選択信号生成部と.

を具備することを特徴とするアドレスデコード装置。 【請求項2】 前記有無/容量判定部、アドレスピット 選択部、及びメモリ選択信号生成部は論理回路から構成 されたものであることを特徴とする請求項1記載のアド レスデコード装置。

【請求項3】 請求項1又は2記載のアドレスデコード 20 を行うアドレスデコード装置及びこれを用いたコンピュ 装置と、

記憶容量を示す(計)を発生する手段及びメモリ選択(計) を受けたときに読み出し動作及び書き込み動作を可能と する手段を行するメモリモジュールと、

前記メモリモジュールが挿入されているかどうか検出す る手段及び挿入されているメモリモジュールの容量を示 すメモリ有無/容量信号を前記アドレスデコード装置に 供給する手段を有するメモリスロットと、

前記メモリスロットに挿入されているメモリモジュール 及び前記アドレスデコード装置にアドレス信号を供給 し、前記アドレスデコード装置からメモリ選択信号が供 給されている前記メモリモジュールに対してデータの書 き込み及び締み出しを行う中央処理装置と、 を有することを特徴とするコンピュータシステム。

【発明の詳細な説明】 [0001]

【産業上の利用分野】本発明は、中央処理装置(CP U) からのアドレス信号をデコードしてアクセスすべき メモリモジュールを選択するアドレスデコード装置及び これを用いたコンピュータシステムに関するものであ る。

#### [0002]

【従来の技術】パーソナルコンピュータ等において、ソ フトウェアの規模やデータの数を大きくする際に、それ までのメモリに替えて、又はそれまでのメモリに追加し て、多数のメモリチップが火装されたメモリモジュール を増設することが一般的に行われている。この場合、単 に物理的なメモリ容量を増やしただけでは、CPUから 送られてくるアドレス信号をどのメモリモジュールに割 なおさなければならない。このために、例えばハードウ ェア的にはパーソナルコンピュータ本体に設けられたデ ィップスイッチを切り換えたり、ジャンパーピンを設定 したり、また、ソフトウェア的にはコンフィグレーショ ンに関する記述を書き換えてコンピュータに認識させる などの手続きが必要となる。

#### [00031

る。

【発明が解決しようとする課題】しかしながら、メモリ モジュールを増設する際の設定には専門知識が必要とさ 10 れるため、かかる知識のない者がメモリモジュールを増 設することは難しい。また、専門家であっても、メモリ モジュールを増設するたびに煩わしい設定作業が必要に なるというのは好ましくない。更に、設定の際に人間が 介在することになると、設定ミスが発生する可能性もあ り、そのような場合にはCPUが暴走するおそれがあ

【0004】本発明は上記事情に基づいてなされたもの であり、メモリモジュールを増設した場合にアドレス信 号から自動的にメモリモジュールの選択信号の切り換え ータシステムを提供することを目的とするものである。 [0005]

【週期を解決するための手段】 上記の週期を解決するた めに請求項1.記載の発明であるアドレスデコード装置 は、各メモリスロットからそのメモリスロットにおける メモリの有無及び存在するメモリの記憶容量を示すメモ リ有無/容量信号を受け、それぞれのメモリスロットに おけるメモリの有無及びその容量を判定する有無/容量 判定部と、前記有無/容量判定部における結果に基づい て中央処理装置より供給される複数ピットからなるアド レス信号のうち所定のアドレスピットを選択するアドレ スピット選択部と、前記アドレスピット選択部での結果 に基づいて前記アドレス信号より選択されたアドレスビ ットの信号からメモリ選択信号を生成して前記各メモリ スロットに供給するメモリ選択信号生成部と、を具備す ることを特徴とするものである。

【0006】請求項2記載の発明になるコンピュータシ ステムは、前記有無/容量判定部、アドレスピット選択 部、及びメモリ選択信号生成部は論理回路から構成され 40 たものであることを特徴とする請求項1記載のアドレス デコード装置。

【0007】請求項3記載の発明になるアドレスデコー ド装置は、請求項1又は2記載のアドレスデコード装置 と、記憶容量を示す信号を発生する手段及びメモリ選択 信号を受けたときに記憶動作及び書き込み動作を可能と する手段を行するメモリモジュールと、前記メモリモジ ュールが挿入されているかどうか検出する手段及び挿入 されているメモリモジュールの容量を示すメモリ有無/ 容量信号を前記アドレスデコード装置に供給する手段を り振るのかは決定されないので、使用者の側で設定をし 50 有するメモリスロットと、前記メモリスロットに挿入さ れているメモリモジュール及び前記アドレスデコード装 置にアドレス信号を供給し、前記アドレスデコード装置 からメモリ選択信号が供給されている前記メモリモジュ ールに対してデータの書き込み及び読み出しを行う中央 処理装置と、を有することを特徴とするものである。 [0008]

【作用】請求項 1 記載の発明は前記の構成により、アド レスデコード装置は、各メモリスロットからそのメモリ スロットにおけるメモリの有無及び存在するメモリの記 **憶容量を示すメモリ有無/容量信号を受けることによ** り、どこのスロットにどれだけの容量のメモリモジュー ルが挿入されているかを認識できる。 アドレスピット選 択部は、メモリ有無/容量信号に基づいて行われた有無 /容量判定部での判定結果に基づいて所定のアドレスピ ットを選択する。メモリ選択信号生成部はこの選択結果 と選択されたアドレスピットとによってアクセスすべき メモリスロットを判断し、このメモリスロットに挿入さ れているメモリモジュールを選択するためのメモリ選択 信号を生成する。

【0009】請求項2記載の発明は、上記作用に加え、 有無/容量判定部、アドレスピット選択部、及びメモリ 選択信号生成部を一般的な論理同路で構成できるので、 メモリモジュールの容量やメモリスロットの数に応じて 各種の装置に柔軟に対応できる。

【0010】請求項3記載の発明は、請求項1又は2記 載のアドレスデコード装置を有することにより、中央処 理装置がメモリに対してアクセスすると、そのアドレス に及びメモリスロットからの有無/容量信号に応じてア ドレスデコード装置がメモリモジュールが挿入されてい るメモリスロットを自動的に認識し、メモリ選択信号を 30 所定のメモリモジュールに供給する。したがって、あと からメモリモジュールを増設した場合に使用者の側では 特別な設定を行う必要はない。

# [0011]

【実施例】以下に図面を参照して本発明の実施例につい て説明する。図1は一つのメモリモジュールを示した 図、図2は本発明のアドレスデコーダを用いたコンピュ ータシステムの一例の部分プロック図である。 【0012】図1のメモリモジュール10は、例えば複 数のDRAMやSRAMが搭載されてモジュール化され 40 たパッケージからなり、このパッケージの端子をコンピ ュータのメインの基板に設けられたスロットに容易に挿 入できるよう構成されている。たとえばコンピュータの メモリ容量が足りなくなった場合には、既にあるメモリ モジュールをスロットから引き抜いて記憶容量のより大 きなメモリモジュールを挿入したり、又は既にあるメモ リモジュールに加えて別のメモリモジュールを追加する ことにより、簡単にメモリ容量を大きくすることができ

OがSRAMからなる場合について説明する。メモリモ ジュール10は、図1に示すように、メモリ選択信号で あるチップセレクト信号が供給される入力端子バー C S、読み出しを指示する信号が供給される端子バーR D、書き込みを指示する信号が供給される端子パーW R、アドレス信号が入力されるアドレス入力端子AD D、データの読み出し又は書き込みが行われるデータ入 出力端子Dを有する。ここでチップセレクト信号、読み 出し信号、書き込み信号はそれぞれ自論理とする。この 他に、モジュール10は出力端子バー0を有している。

この出力端子パーQからは、そのモジュールの記憶容量 示す信号 (パーQ信号という) が出力される。尚、記号 パーCS及びパーQは、また、それぞれチップセレクト 信号及びバーQ信号も示すものとする。 【0014】図2に示す回路は、本発明の一実施例であ

るアドレスデコーダ12を用いて構成したコンピュータ システムの一部であり、アドレスデコーダ12の他、() PUl4、メモリプロック16、アドレスパッファ1 8、及びこれらをつなぐ各種信号線からなる。図2の回 20 路において、メモリブロック16にはn個までのメモリ モジュール10を挿入できるよう専用のメモリスロット 20 ~ ~ 20 ~ が設けられている。これらのスロット とアドレスデコーダ12との間は、チップセレクト(()) パーCS。 ~パーCS。 をやりとりするための n 本の 信号線22で接続されている。どのスロットに挿入され たメモリモジュールが選択されるかは、アドレスデコー ダ12からメモリプロック16へ送られるこのチップセ レクト信号パーCSm ~パーCSm として伝えられ

【0015】スロットとアドレスデコーダ12との間 は、更に、前記のバーO信号をやりとりするためのn本 の信号線24、及び各スロットにメモリモジュールが挿 入されたこと、すなわちメモリモジュールの存在を示す 信号 (パーR信号という) を送るためのn本の信号線2 6 で接続されている。信号線2 4 は、スロットにメモリ モジュールが挿入されていない状態ではブルアップされ ている。信号線24が2本の場合には、Qx, Qxがそ れぞれ「0」、「0」のときは1MBが接続されている ことを示し、「O」、「1」のときは4MBが接続され ていることを示し、「11、「01のときは16MBが 接続されていることを示す。尚、〇。、〇:はもともと プルアップされているので、この二本の信号線で識別で きる容量はこの三つに限られる。信号線26は、スロッ トにメモリモジュールが挿入されていない状態ではプル アップされているが、対応するスロットにメモリモジュ ールが挿入されると強制的にロー(L)となるよう構成 されている。これにより、アドレスデコーダ12はどの スロットにメモリモジュールが存在するかを認識でき る。この存在を示すパーR信号と前記のパーO信号とを 【0013】以下、本実施例では、メモリモジュール1 50 併せてバーP信号と呼ぶ。このバーP信号はメモリ有無 /容量信号となる。 【0016】 アドレスパス28は、CPUI4がメモリ プロック16にアクセスする際にそのアドレスを指定す るための信号線であり、そのピット数(信号線の数) m はメモリブロック16全体のメモリのアドレスを指定で きる数である。アドレスパス28のうち上位kビットの パス28 a はアドレスデコーダ12へも接続されてい る。メモリブロック16のスロットにメモリモジュール 10が挿入されると、そのメモリモジュールからは、ア る。アドレスデコーダ12は、このバーP信号とアドレ スパス28aからの信号に基づいて所定の演算を行い、 どのモジュールを選択するかを決定する。そして選択し たメモリモジュールに対応するチップセレクト信号 (パ -CS: ~パ-CS: )をLとする。 【0017】本実施例では、アドレスデコーダ12を設 けることによって、メモリプロック16のスロットに挿 入されている複数のメモリモジュール全体を一つのメモ リとして取り扱うことができる。また、挿入するメモリ 入しても、これをCPU14が連続したメモリ領域とし て認識してアクセスできる。しかもその際に、どのスロ ットに抑入したのか、また抑入したメモリモジュールの 容量がいくらであるかについて、オペレータの側で特別 な粉定を行う必要はない。この点について、以下に関2 のアドレスデコーダ12を簡略化した機能ブロック図と して示した図3及びメモリモジュールを4つまで挿入で きるメモリブロックを示す図4を参照して説明する。 尚、図3及び図4では、メモリモジュールの容量は1M B 又は 4 M B のいずれかであるとして説明する。 【0018】図3のバーP。~パーP。は、それぞれ図 4のスロット20。~スロット20、からのパーP信号 を示す。 図4に示すメモリプロック16には4つのスロ

ット20:~20:があり、各スロットに1個ずつ、合

\* スロットとアドレスデコーダ 1 2 とを結ぶチップセレク ト信号線をバーCS。~バーCS。とする (バーCS。 ~パーCS、はまた、それぞれのチップセレクト信号も 示すものとする)。各パーP信号は、前記のように、ど のスロットにメモリモジュールが存在するか、及びその モジュールの容量がIMB又は4MBのうちいずれであ るかを示している。 【 D D 1 9 】各メモリスロットからのパーP信号は、図 3においてまずモジュールの有無及びその容量を判定す ドレスデコーダ12に対して前述のバーP信号が送られ 10 る有無/容量判定部30。~30。に送られ、ここでバ -Pa ~パーPa からスロット20。 ~スロット20s におけるメモリモジュールの有無及びそれらの容量が1 MB又は4MBのいずれであるかが判定される。この判 定結果は使用アドレス選択部32へ送られ、ここで、ア ドレスパス28aの信号線A23~A20のうちどの信 号線をスロットの選択に使用するかを決定する。この結 果はチップセレクト生成部34へ送られる。チップセレ クト生成部34では、使用アドレス選択部32の出力信 号及び信号線A23~A20トのアドレス信号から選択 モジュールをメモリブロック16の任意のスロットに挿 20 すべきモジュールを決定し、その結果に基づいてメモリ プロック16の各スロットに接続されているチップセレ クトイイントパーCS。 ~パーCS2のうち、選択したメモ リモジュールが挿入されているスロットに対応するチッ プセレクト信号をしとする。 【0020】図3に示すアドレスデコーダ12の動作。 すなわち入力であるパーP信号の内容及び信号線A23 ~A20の信号と出力であるパーCS。~パーCS。と の関係は、ブール代数式を用いて簡単に表すことができ る。このうち、チップセレクトバーCS。、及びバーC 30 5. に関する部分のブール代数式は、次式のようにな る。但し、次式において、! は否定 (NOT)、&は論 理積 (AND) 、#は論理和 (OR) を示し、また (x

≤アドレス≤y) はアドレスがx以上y以下の値(hは

16進表記)であることを示すものとする。

計4個までのメモリモジュールを挿入できる。また、各\* ! C S<sub>0</sub> = (スロット200 にモジュールが存在する) & {(スロット20。の容量が1MB)&(0h≤アドレス≤0F FFFFh) # (スロット20。の容量が4MB) & (Oh≤アドレス≤3F FFFFh)} . . . (1)  $! CS_1 = (スロット20 = にモジュールが存在する) & (スロット20 = にモ$ ジュールが存在する) & 〔(スロット20。の容量がIMB)& {(スロット20,の容量が1MB) & (100000h **≤アドレス≤1FFFFFh)** # (スロット20: の容量が4MB) & (100000h <PFL2≤4FFFFFh)} # (スロット20gの容量が4MB) & {(スロット20: の容量が1MB) & (400000h

≦アドレス≦4FFFFFh)

# (スロット20: の容量が4MB) & (400000h ≤アドレス≤7FFFFFh)}]

# (スロット20。 にモジュールが存在せず) & (スロット20。 にモ ジュールが存在する) &

> (スロット20: の容量が1MB) & (0h≦アドレス ≤0FFFFFh)

# (スロット20: の容量が4MB) & (0h≦アドレス ≤3FFFFFh)}

• • • (2)

[0021]式(1)及び式(2)はそれぞれ、信号バーアの示す内容が右辺の関係を満たしている場合に、その左辺のチップセレクトバーCS。又はバーCS、が動作状態(L)になることを示す。ここでは倉略するが、バーCS、及びバーCS、についても式(1)及び式(2)と関係の対象を見上がある。

7

(2) と阿様の式を容易に求めることができる。 (00221式(1) はテップセレクトバーCS。がしたなるための条件式である。スロット20。にそジュールが終されていなければバーCS。がしたなることはないので、同びのお辺において「(スロット20。たそジュールが存在する)」の部分と、これ以降の部分とはなてがはれている。また、そのあとの最初の許値(1) 内となっている。こので、1 MBOメーサモジュールが納入されており、かつ、CPUからアクセスされている。下したがのからのPFFFFトまで(1 MB以内の範囲)であることを売している。そして次のが種(1) 内に 4 MBOメモリモジュールが減入され、かつ、CPUからアクセスされている。アトレスが 0 トから3 FFFFFトまで(4 MB以内の範囲)であることを示している。

[0023]式(2)はチップセレクト/ペーCS, がしたなるための条件式である。この式の右辺の前半(右辺の1行目から12行目まで)は、スロット20。にメモリモジュールが構入されており、かつ、スロット20。にはメモリモジュールが構入されている場合であり、スロット20。に構入されているメモリのアドレスが低位のアドレスとなり、スロット20。に構入されているメモリのアドレスが低位のアドレスとなる。
[0024]式(2)の右辺の後半(右辺の13行目から18行目まで)は、スロット20。のみにメモリモジュー 40ルが構入されないで、スロット20。のみにメモリモジュー 40ルが構入されないで、スロット20。のみにメモリモジュー

ルが挿入されないで、スロット 2 0. のみにメモリモジュールが挿入される場合の条件を示す。このため式 (2) 後半の「(スロット 2 0. はモジュールが存在せ ず)」以下の式は、式(1) の「(スロット 2 0. にモ ジュールが/在する)」以下の式と小様の式となる。式 (1) 及び式(2) を併せて考えると分かるように、メ モリモジュールを一つだけ和入する場合には、メモリモ ジュールをスロット 2 0. に挿入してもよいし、スロッ ト 2 0. に挿入してもよいし、スロット 2 0. に挿入してもよい

【0025】上では省略したが、実際にはバーCS・及 50 に、任意のスロットにメモリモジュールが挿入された場

びバーCS、についても式(1)及び式(2)と同様な 式が得られ、これらを総合して考えると、イコあるスト ットにメモリモジュールを一つだけ挿入するとさは任意 のスロットに挿入することが可能となる。また、複数の メモリモジュールを挿入する場合には、その順序を問わ ない。

[0022]式(1)はチップセレクト/〜-CS。がしたなための条件である。スロット20、にそうとなるための条件である。スロット20、にそうとないので、開式の右辺において「(スロット20。にそ 20 メニールが特えらす)」の部分と、これ以降の部分は、1 MB 2は4 MB のいずれかとし、1 ワーダンニーが特定する)」の部分と、これ以降の部分は、1 のの24 ピットドレスパス2 8 を A 2 を で続ばれている。また、そのあとの私初のが弧 [ 内 は、スロット2 0。に IM Bの 2 イザ・トンガス 2 8 まを このうち な で続ばれている。また、そのあとの私初のが弧 [ 内 は、スロット2 0。に IM Bの 2 イザ・トとする。

ット 2 り、に抑入されるメモリモジュールが1 M B の場合、各スロットはアドレスビット A 2 3 ~ A 2 0 のうち A 2 1 及び A 2 0 の 2 ビットによって指定される。また、スロット 2 0 の ・ と で スロット 2 0 に に挿入されるメモリモジュールが 4 M B の場合。各スロット は 7 ドレスビット A 2 3 ~ A 2 0 の うち A 2 3 及び A 2 2 の 2 ビット A 2 3 ~ A 2 0 の うち A 2 3 及び A 2 2 の 2 ビット A 2 3 ~ A 2 0 の うち A 2 3 及び A 2 2 の 2 ビット が 導入される場合には、各 2 ロット は 2 で は き ま で は ま で は ま で は ま な 2 0 を 3 で は 5 で

に1MBのメモリモジュールが購入され、その他のスロットにはメモリモジュールが購入されていない場合には、スロット2の、に対応するアドレスピットA21及びA2の論理値は、それぞれ1、しとなる。そして、例えばスロット2の、に乗しれ圏のメモリモジュールを追加した場合には、スロット2の、に対応するアドレスピットA21及びA20の論明値は、それぞれ1、11をなる。したがって前入されるスロット2の。に構入されたメモリモジュールとの間で連続となる。このようれたメモリモジュールとの間で連続となる。このようれたメモリモジュールとの間で連続となる。このよう

合でも、CPUはそのメモリモジュールにアクセスで き、また、連続的しない複数のメモリスロットにメモリ モジュールが挿入された場合でも、CPU側から見る と、一つの連続したメモリ領域として認識される。

【0029】したがって、例えばより多くのメモリを必 要とするソフトウェアを実行するために一日コンピュー タの電源を落とし、新たなメモリモジュールをいずれか のスロットに挿入して電源を投入し、このソフトウェア を実行したとする。この実行中にCPUから従来のメモ たに挿入されたメモリモジュールがどのスロットにある かに関わらず、アドレスデコーダは新たに挿入されたメ モリモジュールを認識してアドレス信号通りに新たなメ モリモジュールに対してデータの読み出し及び書き込み を行う。

【0030】 図5は、実際のコンピュータにおいて、挿 入するメモリモジュールの容量及びメモリモジュールを 捕入するスロットの位置を変更した場合の、全体のメモ リマップの変化の様子を示した図である。同図(a) は、スロット1とスロット2にそれぞれ1MBのメモリ 20 に活用することができる。 モジュールが挿入され、スロット0にはメモリモジュー ルが挿入されていない場合である。このときは、チップ セレクト(パンパーCS、及びパーCS、 がLとされてス ロット1及びスロット2のみが選択され、00000h から1FFFFhまでが連続したメモリ領域として認識 される。

【0031】このあと、コンピュータの電源を落として スロット1、スロット2、及びスロット4にそれぞれ4 MBのメモリモジュールを挿入し、それ以外のスロット にはメモリモジュールを挿入しないで、再びコンピュー 30 タの電源を立ち上げたとする。この場合、チップセレク ト信号パーCS:、パーCS:、パーCS:のみがLと され、これらのスロットに挿入された4MBのメモリ3 つによって、00000トからBFFFFhまでの連続 した12MBのメモリ領域が形成される。

【0032】このように、本実施例では、メモリモジュ ールを挿入するスロットが予め規定されておらず、任意 のスロットからメモリモジュールを挿入して増設するこ とができる。しかもその際、どこのスロットにどのくら いの容量のメモリモジュールを挿入したかについてオペ 40 レータがCPUに指示したり、あるいは何らかの設定を 行うという作業は不要となる。そしてその場合でも、C PU14は、それぞれのメモリ空間に対し連続したアド レスとしてアクセスすることができる。また、設定ミス などのように人間が介在することによって発生するエラ ーを未然に防止できる。

【0033】図2のアドレスデコーダ12は、式(1) 及び式(2)に示すような論理動作を行うよう構成され た論理回路である。このような回路はPLA、EPL D、FPGA、ゲートアレイなどのカスタムICなどに 50 できるので、例えばゲートアレイ、PLA、EPLD、

よって容易に構成することができる。また、式(1)及 び式(2)等の論理動作は、論理回路によるハードウェ アで実現できるだけでなく、ソフトウェア的に上記のよ うな機能を果たすプログラムを組むことによっても可能

【0034】ところで、実際に使用されている増設メモ リモジュールの規格として「SIMM(Single In-line Memory Module)」というものが知られている。これはD RAMを用いたメモリモジュールのための規格である リ容量を越えるアドレスの指定がなされたとすると、新 10 が、この規格に合致したメモリモジュールには、プレゼ ンスディテクト (PD) ピンという信号ピンが設けら れ、ここからPD信号が出力される。このPD信号は、 本来、メモリチップのアクセス速度を示すための信号で あるが、記憶容量が異なるメモリからは異なる内容のP D信号が出力される。したがって、アクセス速度が同一 のメモリを用いる場合には本来の役割であるPD信号は 不要となる。そこで、このPD信号を図2又は図3にお いて説明したパーP信号として用いることができる。こ のようにすれば、従来からあるメモリモジュールを有効

> 【0035】尚、本発明は上記の実施例に限定されるも のではなく、その要旨の範別内で種々の変更が可能であ る。例えば、上では現在火際に使用されているSIMM 規格に基づいてメモリモジュールを使用できることにつ いて説明したが、記憶容量を示す信号を発生するモジュ 一ルであれば、どのようなものでも使用可能である。ま た、メモリモジュールを構成するRAMは、SRAMだ けでなくDRAMなども使用できる。その場合には、モ ジュールを構成する際にそのモジュールの容量を示す信 号を発生する手段を設ける。メモリモジュールの容量は 1MB, 4MBには限られず、8MB, 16MBなど、 挿入する数及びCPUがアクセスできるアドレス空間の 大きさなどに基づいて任意の容器とすることができ、ス ロットの数も上記実施例の4つには限られず、任意の数 とすることができる。

> [0036] 【発明の効果】以上説明したように請求項1記載の発明 によれば、メモリ有無/容量信号及び選択されたアドレ スピットによってメモリが存在するメモリスロットのメ モリ選択信号を自動的に生成して当該メモリスロットに 供給するので、メモリモジュールを新たに増設した場合 であっても使用者の側でジャンパーピンやディップスイ ッチの設定等の作業を行う必要がなく、取扱いが簡単に なるので、専門的な知識がない者がメモリモジュールを 増設した場合であっても設定ミスなどを生じることのな いアドレスデコード装置を提供することができる。 【0037】請求項2記載の発明は、上記効果に加え、

更に、前記有無/容量判定部、アドレスピット選択部、 及びメモリ選択信号生成部を一般的な論理回路から構成

FPGAなどの素子を用いて簡単に必要な論理回路を構 成できるアドレスデコード装置を提供することができ

【0038】請求項3記載の発明は、メモリモジュール を増設した場合に使用者の側で何らかの設定作業を行う 必要は全くないため取扱いが容易となり、増設メモリに 関する専門的な知識は必要ないものでも簡単にメモリモ ジュールを増設して記憶容量を大きくできるコンピュー タシステムを提供することができる。

【図面の簡単な説明】

【図1】一つのメモリモジュールを示した図である。 【図2】本発明のアドレスデコーダを用いたコンピュー タシステムの一例の部分プロック図である。

【図3】本発明のアドレスデコーダの一例の機能プロッ ク図である。

【図4】メモリモジュールを挿入したメモリブロックの 構成を模式的に示した図である。

\*【図5】スロットに挿入するメモリモジュールを変更し た場合のメモリマップの変化の様子を示す図である。 【符号の説明】

10 メモリモジュール

アドレスデコーダ 12

中央処理装置 (CPU)

16 メモリプロック 18 アドレスパッファ

20. ~20. メチリスロット

10 22 チップセレクト信号 (CS) 線

24 O信号線 26 R信号線


32

28. 28a アドレスバス

30, ~30, 有無/容量判定部 使用アドレス選択部

34 チップセレクト生成部

[図1] [図2] 7712



. . . . .

(8) 特別平8-55059

【図5】

